數(shù)字邏輯設(shè)計(jì)的精妙之處，在于根據(jù)不同的系統(tǒng)需求獲得功能相同但結(jié)構(gòu)完全不同的系統(tǒng)架構(gòu)，這也是所謂“面積與速度”的平衡問題。本書運(yùn)用幽默輕松的語言方式，介紹各種ip核在不同要求下的實(shí)現(xiàn)方法，潛移默化地傳遞了數(shù)字邏輯系統(tǒng)的設(shè)計(jì)思想。由于大部分工程師對于信號處理等知識的把握不是特別理想，所以本書剝離了理論知識的傳統(tǒng)講解方式，注重系統(tǒng)結(jié)構(gòu)以及結(jié)構(gòu)優(yōu)化的介紹，以適應(yīng)此類工程師的需要。__eol__第1章介紹了數(shù)字邏輯設(shè)計(jì)的基礎(chǔ)概念，這些是設(shè)計(jì)的基礎(chǔ)。只有把握這些內(nèi)容，才能夠真正進(jìn)行合格的fpga或者asic前端設(shè)計(jì)。第2～5章，由淺入深詳述了從簡單的選擇器到復(fù)雜的快速傅里葉變換的一系列ip核內(nèi)部結(jié)構(gòu)，包含ip核多種可能的結(jié)構(gòu)，方便讀者根據(jù)不同的系統(tǒng)需求選擇使用。第6章舉例介紹了復(fù)雜系統(tǒng)設(shè)計(jì)所需要考慮的各種問題，使讀者體會到“面積與速度”均衡的思想。
ip核（intellectual property core，知識產(chǎn)權(quán)核）是一段具有特定電路功能的硬件描述語言程序，可移植到不同的半導(dǎo)體工藝中生產(chǎn)集成電路芯片。ip核設(shè)計(jì)電子系統(tǒng)引用方便、修改容易。本書用輕松的語言和實(shí)例講解方式，介紹了asic前端/fpga設(shè)計(jì)的有關(guān)知識，包括asic、ip核系統(tǒng)設(shè)計(jì)選擇；設(shè)計(jì)時(shí)重點(diǎn)關(guān)注和系統(tǒng)架構(gòu)設(shè)計(jì)的一般理念與關(guān)鍵思想，如verilog語言的可綜合性、時(shí)鐘系統(tǒng)概念、設(shè)計(jì)流程等；用verilog語言描述簡單單元的設(shè)計(jì)；介紹數(shù)學(xué)運(yùn)算與信號處理單元設(shè)計(jì)與結(jié)構(gòu)優(yōu)化。
本書盡量剝離了很多信號處理的理論知識，本書注重于系統(tǒng)結(jié)構(gòu)以及結(jié)構(gòu)優(yōu)化的介紹，符合工程師的閱讀需要。本書語言風(fēng)趣，通俗易懂，配有一定插圖，方面讀者閱讀理解。
|
